数据选择器有几组输入几组输出

实验5　数据选择器及其应用

【实验目的】

（1）掌握中规模集成数据选择器的逻辑功能及使用方法；

（2）学习用数据选择器构成组合逻辑电路的方法。

【实验所用仪器及元器件】

（1）计算机；

（2）直流稳压电源；

（3）数字电路实验板；

（4）74LS151、74LS153。

【实验原理】

数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图6－15所示，图中有四路数据D₀～D₃，通过选择控制信号A₁、A₀（地址码）从四路数据中选中某一路数据送至输出端Q。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

1.8选1数据选择器74LS151

74LS151为互补输出的8选1数据选择器，引脚排列如图6－16所示，功能如表6－11所示。

图6－15　4选1数据选择器示意图

图6－16　74LS151引脚排列

表6－11　74151功能表

选择控制端（地址端）为A₂～A₀，按二进制译码，从8个输入数据D₀～D₇中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。

使能端＝1时，不论A₂～A₀状态如何，均无输出（Q＝0＝1），多路开关被禁止。

使能端＝0时，多路开关正常工作，根据地址码A₂、A₁、A₀的状态选择D₀～D₇中某一个通道的数据输送到输出端Q。

如：A₂A₁A₀＝000，则选择D₀数据到输出端，即Q＝D₀。

如：A₂A₁A₀＝001，则选择D₁数据到输出端，即Q＝D₁，其余类推。

2.双4选1数据选择器74LS153

所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图6－17，功能如表6－12所示。

图6－17　74LS153引脚功能

表6－12　74LS153功能表

为两个独立的使能端；A₁、A₀为公用的地址输入端；1D₀～1D₃和2D₀～2D₃分别为两个4选1数据选择器的数据输入端；Q₁、Q₂为两个输出端。

（1）当使能端＝1时，多路开关被禁止，无输出，Q＝0。

（2）当使能端＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D₀～D₃送到输出端Q。

如：A₁A₀＝00则选择D₀数据到输出端，即Q＝D₀。

A₁A₀＝01则选择D₁数据到输出端，即Q＝D₁，其余类推。

数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。

3.数据选择器的应用—实现逻辑函数

例1 用8选1数据选择器74LS151实现函数F＝

作出函数F的功能表，如表6－13所示，将函数F功能表与8选1数据选择器的功能表相比较，可知：

（1）将输入变量C、B、A作为8选1数据选择器的地址码A₂、A₁、A₀。

（2）使8选1数据选择器的各数据输入D₀～D₇分别与函数F的输出值一一相对应。

即：A₂A₁A₀＝CBA，

D₀＝D₇＝0

D₁＝D₂＝D₃＝D₄＝D₅＝D₆＝1

则8选1数据选择器的输出Q便实现了函数F＝

接线图如图6－18所示。

表6－13　函数F的功能表（例1）

图6－18　用8选1数据选择器实现

显然，采用具有n个地址端的数据选择实现n变量的逻辑函数时，应将函数的输入变量加到数据选择器的地址端（A），选择器的数据输入端（D）按次序以函数F输出值来赋值。当函数输入变量数小于数据选择器的地址端（A）时，应将不用的地址端及不用的数据输入端（D）都接地。

例2 用4选1数据选择器74LS153实现函数

函数F的功能如表6－14所示。

表6－14　函数F的功能表（例2）

表6－15　函数F功能表的另一种形式

函数F有三个输入变量A、B、C，而数据选择器有两个地址端A₁、A₀少于函数输入变量个数，在设计时可任选A接A₁，B接A₀。

将函数功能表改画成6－15形式，可见当将输入变量A、B、C中，B接选择器的地址端A₁、A₀，由表6－15不难看出：

D₀＝0，D₁＝D₂＝C，D₃＝1

则4选1数据选择器的输出，便实现了

函数F＝

接线图如图6－19所示。

图6－19　用4选1数据选择器实现

【实验内容】

（1）用8选1数据选择器74LS151设计三输入多数表决电路

①写出设计过程，并画出电路图；

②按设计好的电路图在实验板上连线，验证电路功能。

（2）用双4选1数据选择器74LS153实现全加器

①写出设计过程，并画出电路图；

②按设计好的电路图在实验板上连线，验证电路功能。