【摘要】：用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。要求用拨码开关设定输入信号，发光二极管显示输出信号。
实验1 QuartusⅡ原理图输入法设计
【实验目的】
（1）熟悉用QuartusⅡ原理图输入法进行电路设计和仿真；
（2）掌握QuartusⅡ图形模块单元的生成与调用；
（3）熟悉实验板的使用。
【实验所用仪器及元器件】
（1）计算机；
（2）直流稳压电源；
（3）数字系统与逻辑设计实验开发板。
【实验内容】
（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
（2）用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用3线－8线译码器（74LS138）和逻辑门设计实现函数F＝
＋CBA，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。
（4）用D触发器设计一个4位可以自启动的环形计数器，仿真验证其功能，并下载到实验板测试。要求：用发光二极管显示时钟信号和输出信号。
（5）用JK触发器设计一个8421码十进制计数器，仿真验证其功能，并下载到实验板测试。要求用发光二极管显示时钟信号和输出信号。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
