【摘要】：在输入端输入不同数据时，数控分频器对输入的时钟信号有不同的分频比。例8．3的数控分频器是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接。根据图8．3的波形提示，分析例8．3中的各语句功能、设计原理、逻辑功能，并详述进程P_REG和P_DIV的作用。在实验系统上硬件验证例8．3的功能。
实验四 数控分频器的设计
(1)实验目的
学习数控分频器的设计、分析和测试方法。
(2)实验原理
在输入端输入不同数据时，数控分频器对输入的时钟信号有不同的分频比。例8．3的数控分频器是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接。
【例8．3】
(3)实验内容1
根据图8．3的波形提示，分析例8．3中的各语句功能、设计原理、逻辑功能，并详述进程P_REG和P_DIV的作用。
图8．3 例8．3仿真波形
(4)实验内容2
输入不同的CLK频率和预置值D，给出例8．3的时序波形。
(5)实验内容3
在实验系统上硬件验证例8．3的功能。建议选用实验电路模式1，键2/键1(PIO7-PIO0)负责输入8位预置数D;CLK由clock0输入，频率可选65 536 Hz或更高(确保分频后落在音频范围);输出FOUT接扬声器。编译下载后进行以下硬件测试:改变键2/键1的输入值，可听到不同音调的声音。
(6)思考题
怎样利用两个例8．3给出的模块设计一个电路，使其输出方波的正负脉宽分别由两个8位输入数据控制?
(7)实验报告
根据以上要求，将实验项目的分析设计、仿真和测试写入实验报告。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
