用状态机实现序列检测器的设计

实验六　用状态机实现序列检测器的设计

(1)实验目的

用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。

(2)实验原理

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，因此要求检测器必须记住前一次的正确码及正确序列，直到连续收到的每一位码都与预置数的对应码相同;在检测过程中，任何一位不相等都将使其回到初始状态重新开始检测。例8．7描述的电路完成对序列" 11100101"的检测，当某串序列数高位在前串行进入检测器后，若此数与预置的密码数相同，则输出"A"，否则输出"B"。

【例8．7】

(3)实验内容

利用MAX+plusII对例8．7进行文本编辑输入、仿真测试并给出仿真波形，了解控制信号的时序，最后进行引脚锁定并完成硬件测试实验。建议用键7(P_IO11)控制复位信号CLR;键6(P_IO9)控制状态机工作时钟CLK;待检测串行序列数输入DIN接P_IO10(左移，最高位在前);指示输出AB接P_IO39～P_IO36(显示于数码管6)。下载后:①按实验板“系统复位”键;②用键2和键1输入两位十六进制待测序列数"11100101";③按键7复位(平时数码管6显示"B");4、按键6(CLK)8次，这时若串行输入的8位二进制序列码(显示于数码管2/1和发光管D8～D0)与预置码"11100101"相同，则数码6应从原来的B变成A，表示序列检测正确，否则仍为B。

(4)思考题

如果待检测预置数必须以右移方式进入序列检测器，写出该检测器的VHDL代码(两进程符号化有限状态机)，并提出测试该序列检测器的实验方案。

(5)实验报告:

根据以上实验内容写出实验报告，包括设计原理、程序设计、程序分析、仿真分析、硬件测试和详细实验过程。