TOP-DOWN设计方法

1.1　TOP-DOWN设计方法

电子设计自动化（EDA）一般采用自顶向下（TOP-DOWN）的设计方法，通常也称为正向设计，它是针对传统的自底向上（BOTTOM-UP）的设计方法而提出来的。

自底向上的设计方法是从已存在的单元出发进行电路或系统设计。例如，对已有的芯片进行解剖、照相、逻辑提取、仿真验证并最后照原样绘制版图。这种方法对模拟集成电路和较小规模数字电路设计，不失为一种可行的办法。而且这种方法对于学习别人的成功经验，特别是在集成电路布局布线方面的经验有一定的好处。但是，随着集成电路规模的扩大，特别是对于深亚微米 5层以上金属布线的超大规模集成电路，这种方法正在失去其效能。一方面，由于对集成电路芯片进行解剖、分析的难度和成本越来越高；另一方面，解剖、分析失败的风险也愈来愈大。随着我国集成电路布局布线保护条例的实施，这种方法还会在形成产品时遇到知识产权方面的问题。

所谓自顶向下的设计过程是指从系统硬件的高层次抽象描述向底层物理描述的一系列转换过程。自顶向下的设计由功能级、行为级描述开始；寄存器传输（RTL）级描述为第一个中间结果；再将RTL级描述由逻辑综合得到网表（Net-list）或电路图；利用EDA工具将网表自动转换成目标文件下载到现场可编程门阵列（FPGA，Field Programmable Gate Array）/复杂可编程逻辑器件（CPLD，Complex Programmable Logic Device）或通过自动布局布线设计成专用集成电路（ASIC，Application Specification Integrated Circuit），从而得到电路与系统的物理实现。相对自底向上的设计而言，自顶向下的设计对底层单元的选取更加灵活，因此有利于更好地发挥设计人员的创造性，从而形成具有自主知识产权的芯片产品。