【摘要】：优先级编码器常用于中断的优先级控制。74LS148就是一个8输入、3位二进制码输出的优先级编码器。另外，当同时有几个输入有效时，将输出优先级最高的那个输入所对应的二进制编码。图7.10给出了优先级编码器的引脚图，它有7个输入input～input和3位二进制码输出y0～y2。该优先级编码器的真值表如表7.9所示。表中的“x”项表示任意项，它可以是“0”也可以是“1”。
7.3.2 优先级编码器
优先级编码器常用于中断的优先级控制。74LS148就是一个8输入、3位二进制码输出的优先级编码器。当其中某一个输入有效时，就可以输出一个对应的3位二进制编码。另外，当同时有几个输入有效时，将输出优先级最高的那个输入所对应的二进制编码。
图7.10给出了优先级编码器的引脚图，它有7个输入input（0）～input（7）和3位二进制码输出y0～y2。该优先级编码器的真值表如表7.9所示。表中的“x”项表示任意项，它可以是“0”也可以是“1”。input（0）的优先级最高，input（7）的优先级最低。
图7.10 优先级编码器
表7.9 优先级编码器真值表
参考真值表，用VHDL描述的优先级编码器程序如例7-17所示。
【例7-17】优先级编码器
由于VHDL中目前还不能描述任意项，所以不能用前面采用的CASE语句来描述，而是采用了IF语句。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
