【摘要】：前面章节已经介绍了一位全加器的设计，接下来再看看减法器的设计。减法器的外部配置和全加器相同，唯一的不同是运算结果变为了xy的差。同样的可以从一位减法器的真值表中推导出一位减法器的逻辑表达式。其中cin代表上一级减法的借位，而cout代表这一级的减法运算是否发生借位。进一步地说，可以由cout的0或1值，知道减法的结果是正数还是负数。
7.6 减法器
在电子系统设计中，经常会遇到两个数字的算术运算问题。加法运算和减法运算是数字电路中最基本的算术运算。
前面章节已经介绍了一位全加器的设计，接下来再看看减法器的设计。减法器的外部配置和全加器相同，唯一的不同是运算结果变为了x−y的差。同样的可以从一位减法器的真值表（表7.12）中推导出一位减法器的逻辑表达式。
表7.12 减法器真值表
sub=x⊕y⊕cin
cout=（NOT x AND y）OR（NOT x AND cin）OR（y AND cin）
其中cin代表上一级减法的借位，而cout代表这一级的减法运算是否发生借位。进一步地说，可以由cout的0或1值，知道减法的结果是正数还是负数。
参考减法器的逻辑表达式，用VHDL编写的一位减法器程序如例7-20所示。
【例7-20】一位减法器
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
