图形化界面手动加激励仿真

10.2.1　图形化界面手动加激励仿真

（1）在VHDL设计编译通过后即可着手进行仿真。如图10.41所示为“Design Browser”子窗口正常打开的界面。“Design Browser”子窗口里边所示的文件就是当前设计中所包含的所有文件，也包括库文件。

图10.41　“Design Browser”子窗口正常打开的主界面

（2）设定仿真对象。在进行仿真前，必须设定仿真对象。单击图10.41中“Design Browser”子窗口已经编译通过的文件count.vhd前的小加号，出现一个子项，对应源文件中的实体和构造体，如图10.42所示，选中它，单击鼠标右键，在弹出菜单中选择“Set as Top-level”设定为仿真对象。

图10.42　设定仿真对象

（3）通过选择“File→New→Waveform”或如图10.43所示单击图中画圈的按钮，打开如图10.44所示的波形观测窗。

图10.43　鼠标左键单击“波形观测窗”快捷按钮

图10.44　波形观测窗

（4）在波形观测窗的左半部即“Name”栏下空白处单击鼠标右键，在弹出的菜单中选择“Add Signals”，之后出现如图10.45所示的添加信号对话框窗口。

图10.45　添加信号对话框窗口

（5）在添加信号对话框窗口的右半部用鼠标选择需要在波形观测窗中观察的信号，单击“Add”按钮，最后单击“Close”按钮。这样信号就添加到波形窗中去了。如图10.46所示。

图10.46　添加好信号的波形窗

（6）在图10.46中，用鼠标选中一个要加激励的信号，单击鼠标右键，在菜单中选择“Stimulators”，出现如图10.47所示的信号激励定义窗口。在“Signals”栏中显示出了当前要加激励的信号列表，在“Type”栏中选择要加激励的类型，在右边的小窗口中修改激励的数值，完成后点击“Apply”按钮，然后点击“Close”按钮关闭该窗口。图10.47中给出了“clk”信号激励的定义：“Clock”类型，周期为100ns；图10.48中给出了“clr”信号激励的定义：“Formula”类型，0 ns时为“1”，200 ns时为“0”；图10.49中给出了“en”信号激励的定义：“Value”类型，值为“1”。到此为止，信号激励定义完成。

图10.47　clk信号的激励添加

图10.48　clr信号的激励添加

图10.49　en信号的激励添加

（7）返回到波形窗，单击仿真运行按钮，此按钮已在图10.50中用圈标出。

图10.50　仿真运行及其运行结果

在图10.50中可以看到，在仿真运行按钮右边有数值栏，此数值是仿真所进行的时间，可以由用户任意变更，本例中变更为“500ns”，因此每按一下仿真运行按钮，实际仿真运行500ns。根据本例计数器的功能判断，图10.50中给出的运行结果是符合设计预期的，故仿真通过。