VHDL的FPGA物理实现

11.3　VHDL的FPGA物理实现

1．启动物理实现工具Design Manager

点击Windows的开始菜单，打开Xilinx Foundation Series 3.1i 中的Design Manager，如图11.11所示。点击工具栏上的File按钮，在其下拉菜单中选择New Project，然后在弹出的对话框中的Input Design栏里，选择刚才在FPGA Express中生成的扩展名为“.edf”的文件，然后点击“OK”。

图11.11　Design Manager 窗口

2．创建新的项目

在弹出的设置对话框内进行设置，然后点击“OK”。于是一个新的项目建立完成，出现如图11.12所示的设计窗口。

图11.12　新项目加载完毕窗口

3．打开设计流引擎

接下来按照图11.12中右边的一系列步骤（图中已经用圈标出）去完成FPGA的实现过程。首先，点击图11.12中画圈部分从上至下第一个名叫“Flow Engine”的按钮。出现如图

11.13所示的设计流程对话框。在此对话框中，将要完成一系列的自动操作。

图11.13　设计流程对话框

4．运行设计流程

点击图11.13中画圈的“Run”按钮，软件会自动地进行Translate、Map、Place＆Route和Configure操作。完成之后，产生了若干数据文件，其中包括一个扩展名为“.bit”的数据文件。然后可以关闭此窗口。

5．时序分析

点击图11.12中画圈部分的第二个名为“Timing Analyzer”的按钮，可以分析上一步的结果。

6．管脚分配

将FPGA插入试验板上的插座里，我们将要把前几步骤输出的结果下载到试验板上的FPGA片子中。随后可进行FPGA试验板的硬件测试，完成逻辑验证。点击图11.12中画圈部分的第三个名为“Floorplanner”的按钮，可以看到将来下载到FPGA后的管脚分布，如图11.14所示。输入信号red、green和yellow被分别分配到28、29和36脚，而输出信号error被分配到了35脚。

7．创建PROM配置文件

点击图11.12中画圈部分的第四个名为“PROM File Formatter”的按钮，在弹出的程序框中的工具栏中点击“File”按钮，然后在弹出菜单中选择Create PROM。之后会出现一个名为“保存为”的对话框，点击“保存”即可。于是自动产生一个扩展名为“.mcs”的文件。在此产生的是名为“rgy.mcs”的数据文件。

图11.14　下载到FPGA后的管脚分布

8．FPGA下载

把FPGA试验板与计算机的主机用下载线连接起来，然后点击图11.12中画圈部分的最后一个名为“JTAG Programmer”的按钮，弹出如图11.15所示的程序框，点击工具栏中“File”按钮，在弹出菜单中选择Initialize Chain，于是计算机主机就尝试连接FPGA试验板。

图11.15　FPGA下载

计算机主机与FPGA试验板连接成功后，就可以把前面产生的名为“rgy.bit”和“rgy.mcs”的文件下载到FPGA中，达到了FPGA的实现，如图11.16所示。

图11.16　FPGA下载完毕

FPGA下载完成后，利用示波器、逻辑分析仪等仪器即可对FPGA试验板进行硬件测试。