【摘要】：在“组成事务级连接”的讨论中，SystemC通过sc_ports和sc_exports来组建事务级连接。在SystemVerilog的AVM中则使用端口和输出端口。通常SystemC和SystemVerilog的分析端口工作内容是一样的。AVM库提供一个分析端口对象，其实质是一个sc_port，使用的接口是analysis_if。SystemC没有内置的使用者，但是可以很方便地创建。使用者是一个继承analysis_if接口的sc_module。
11.6 事务级连接
在“组成事务级连接”的讨论中，SystemC通过sc_ports和sc_exports来组建事务级连接。在SystemVerilog的AVM中则使用端口和输出端口（avm_*_port和avm_*_export）。
分析端口与使用者
通常SystemC和SystemVerilog的分析端口工作内容是一样的。AVM库提供一个分析端口对象，其实质是一个sc_port，使用的接口是analysis_if。
两种语言的分析端口可以被一个使用对象绑定或解除绑定，或者被多个使用对象绑定。
SystemC没有内置的使用者，但是可以很方便地创建。使用者是一个继承analysis_if接口的sc_module。
就像端口与通道的绑定一样，一个使用者可以使用SystemC语法绑定到分析端口。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
