原理图输入设计方法

1．4　原理图输入设计方法

Quartus II 6．0提供了强大、直观、便捷和操作灵活的原理图输入设计功能，同时还配备了更丰富的适用于各种需要的元器件库，其中包含基本逻辑元器件库（如与非门、反向器、D触发器等）、宏功能元器件（包含了用户所有74系列的器件），以及类似于IP核的参数可设置的宏功能块LPM库。Quartus II 6．0同样提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统。

在此拟利用原理图输入设计方法完成1位全加器的设计。1位全加器可以用两个半加器及一个或门连接而成，因此首先需要完成半加器的设计。下面将给出使用原理图输入的方法进行底层元器件设计和层次化设计的主要步骤。事实上，除了最初的输入方法稍有不同外，主要流程与前面介绍的VHDL文本输入法完全一样。

1．为本项工程设计建立文件夹

假设本项设计的文件夹取名为adder，路径为D：＼adder。

2．输入设计项目和存盘

原理图编辑输入流程如下。

（1）打开Quartus II 6．0，选择菜单“File”→“New”命令，在弹出的“New”对话框中选择Device Design Files页的原理图文件编辑输入项Block Diagram／Schematic File，如图1．2．2所示，单击“OK”按钮后将打开原理图编辑窗口。

（2）在编辑窗口的任何一个位置上右击，将出现快捷菜单，选择其中的输入元器件项“Insert”→“Symbol”，将弹出如图1．4．1所示的输入元器件的对话框。

图1．4．1　元器件输入对话框

（3）单击“．．．”按钮，找到基本元器件库路径E：＼altera＼quartus60＼libraries＼primitives ＼logic项（假如Quartus II安装在E盘的altera文件夹中），选中需要的元器件，单击“打开”按钮，此元器件即显示在窗口中，然后单击Symbol窗口的“OK”按钮，即可将元器件调入原理图编辑窗口中。为了设计半加器，可根据半加器原理图，分别调入元器件and2、not、xnor及输入／输出引脚input和output（也可以在图1．4．1的左下角栏内分别键入需要的元器件名），并如图1．4．2所示用单击拖动的方法接好电路。然后分别在input和output的PIN NAME上双击使其变黑色，再用键盘分别输入各引脚名a、b、co和so。

（4）选择菜单“File”→“Save As”命令，选择刚才为自己的工程建立的目录D：＼adder，将已设计好的原理图文件取名为h＿adder．bdf（注意默认的后缀是．bdf），并存盘在此文件夹内。

3．将设计项目设置成可调用的元器件

为了构成全加器的顶层设计，必须将以上设计的半加器h＿adder．bdf设置成可调用的元器件。方法如图1．4．2所示，在打开半加器原理图文件h＿adder．bdf的情况下，选择菜单“File”→“Create／Update”→“Create Symbol File for Current File”命令，即可将当前文件h＿adder．bdf变成一个元器件符号存盘，以待在高层次设计中调用。

图1．4．2　将所需元器件全部调入原理图编辑窗口中并连接好

注：图中元器件图形符号为国外使用的符号，非国际符合。

使用完全相同的方法也可以将VHDL文本文件变成原理图中的一个元器件符号，实现VHDL文本文件与原理图的混合输入设计方法。转换中需要注意以下两点：

（1）转换好的元器件必须存于当前工程的路径文件夹中；

（2）按图1．4．2给出的方式进行转换，只能针对被打开的当前文件。

4．设计全加器顶层文件

为了建立全加器顶层文件，必须打开一个原理图编辑窗口，方法同前，即再次选择菜单“File”→“New”→“Block Diagram／Schematic File”命令。

在新打开的原理图编辑窗口双击，在弹出的图1．4．1所示窗口中选择h＿adder．bdf元器件所在的路径D：＼adder，调出元器件，并按照半加器原理图连接好全加器电路（见图1．4．3）。

图1．4．3　连接好的全加器原理图f＿adder．bdf

5．将设计项目设置成工程和时序仿真

将顶层文件f＿adder．bdf设置为工程的方法与前面给出的方法完全一样。图1．4．4所示的是f＿adder．bdf的工程设置窗口，其工程名和顶层文件名都是f＿adder。

图1．4．4　f＿adder．bdf工程设置窗口

图1．4．5所示的是工程文件加入窗口。最后还要选择目标器件。工程完成后即可进行全程编译，此后的所有流程都与以上介绍的方法相同。图1．4．6所示的是全加器工程f＿adder的仿真波形。

图1．4．5　加入本工程所有文件

图1．4．6　全加器工程f＿adder的仿真波形