硅材料的掺杂

1．硅中杂质

对于硅材料而言，所有的非硅元素都是杂质。将富硅石（含量在99%以上的硅矿石）进行提炼，除去氧和许多金属杂质，得到含Si量为98%以上的冶金级多晶硅（工业硅），再用一些物理方法和化学方法进行进一步提纯，使多晶硅纯度达到6个“9”，即99．999 9%～99．999 98%，也就是说在百万个原子中最多只有1个是杂质，其他都是硅原子，才能满足太阳能器件的起码要求。如果用作大规模集成电路，还要提纯到7～9个“9”以上。通过采用硅烷法制取，可以使多晶硅达到13个“9”的超高纯度。

值得说明的是，这里的纯度是根据材料中金属杂质总量来计算的，不包括氧、碳等杂质，多晶中的氧含量一般为1017个原子/cm3数量级，碳含量为1016个原子/cm3数量级，尽管金属杂质含量比氧、碳含量低很多个数量级，然而其危害却是致命的，因此，根据材料中金属杂质总量来计算纯度是科学且适用的。

为什么要一再去除多晶硅中的杂质呢？这是因为有很多金属杂质（重金属、过渡金属），它们会形成多个杂质能级，起到复合中心的作用，导致少子寿命降低；一些非金属杂质，会在制造器件过程中产生沉淀或者和某些金属杂质结合在一起，形成新施主、电学中心等，给器件造成致命伤害。所以，要求多晶硅越纯越好，杂质越少越好。然而由于提纯技术上的难度和对提纯成本的考虑，因此在制取多晶硅时，可以选取不同的工艺条件，获取不同纯度级别的多晶硅产品，以满足不同器件的需要，只要在这个纯度内，少量杂质的存在不会对该器件造成影响，就是被允许的。

不是所有的杂质都有害，有的是有害的，有的是构成材料所需要的，有的具有两面性，要扬长避短地进行利用。当利用多晶硅生成单晶硅时，就会有意地加入需要的杂质，来决定单晶硅的导电类型；还要计算掺入的数量来控制材料的电阻率。在制作器件时，还会有意地引入一些杂质来做PN结，或者抑制某些缺陷，改善电学性能等。

在半导体材料硅中，掺入痕量的非晶硅元素、合金或化合物，获得预定的电学特性的过程，就称为掺杂。为了获得预定的导电类型和电阻率而痕量掺入半导体中的物质，称为“掺杂剂”，通常为元素周期表中的Ⅱ、Ⅲ族或Ⅴ、Ⅵ族中的某一种化学元素。

2．硅中的杂质能级

在实际应用的半导体材料晶格中，总是存在着偏离理想情况的各种复杂现象。首先，原子并不是静止在具有严格周期性的晶格的格点位置上，而是在其平衡位置附近振动；其次，半导体材料并不是纯净的，而是含有若干杂质，即在半导体晶格中存在着与组成半导体材料的元素不同的其他化学元素的原子；最后，实际的半导体晶格结构并不是完整无缺的，而是存在着各种形式的缺陷。这就是说，在半导体的某些区域，晶格中的原子周期性排列被破坏，形成了各种缺陷。一般将形成的缺陷分为三类：①点缺陷，如空位，间隙原子；②线缺陷，如位错；③面缺陷，如层错，多晶体中的晶粒间界等。

实践表明，极微量的杂质和缺陷，能够对半导体材料的物理性质和化学性质产生决定性的影响。当然，也严重地影响着半导体器件的质量。例如，在硅晶体中，若以105个硅原子中掺入一个杂质原子的比例掺入硼原子，则纯硅晶体的电导率在室温下将增加103倍。又如，目前用于产生一般硅平面器件的硅单晶，要求控制位错密度在103cm－2以下，若位错密度过高，则不可能生产出性能良好的器件。

存在于半导体中的杂质和缺陷，为什么会起着这么重要的作用呢？理论分析认为，由于杂质和缺陷的存在，会使严格按周期性排列的原子锁产生的周期性势场受到破坏，有可能在禁带中引入允许电子具有的能量状态（即能级）。正是由于杂质和缺陷能够在禁带中引入能级，才使它们对半导体的性质产生决定性的影响。

关于杂质和缺陷在半导体禁带中产生的能级问题，虽然已经进行了大量的实验研究和理论分析工作，使人们的认识日益完善，但是还没有达到能够用系统的理论进行与实验测量结构完全一致的定量计算。因此，本节将不涉及杂质和缺陷的有关理论，而主要介绍硅（Si）在禁带中引入杂质和缺陷能级的实验观测结果。

1．替位式杂质、间隙式杂质

半导体中的杂质，主要由于制备半导体的原材料纯度不够，半导体单晶制备过程中及器件制造过程中的沾污，或是为了控制半导体的性质而人为地掺入某种化学元素的原子。那么杂质进入半导体以后，主要分布在什么位置呢？下面以硅中的杂质为例来进行说明。硅是化学元素周期表中的第Ⅳ族元素，每一个硅原子具有4个价电子，硅原子间以共价键的方式结合成晶体。其晶体结构属于金刚石型，其晶胞为一立方体。在一个晶胞中包含有8个硅原子占据晶胞空间的百分数如下：

位于立方体某顶角的圆球中心与距离此顶角为1/4体对角线长度处的圆球中心间的距离为两球的半径之和2r，它应等于边长为a的立方体的对角线长度的1/4，因此，圆球的半径r＝/8。8个圆球的体积除以晶胞的体积为

这一结果说明，在金刚石型晶体中，一个晶胞内的8个原子只占有晶胞体积的34%，还有66%是空隙。金刚石型晶体结构中的两种空隙如图3－34所示。这些空隙通常称为间隙位置。图3－34（a）为四面体间隙位置，它是由图中虚线连接的4个原子构成的正四面体中的空隙T；图3－34（b）为六角形间隙位置，它是由图中虚线连接的6个原子所包围的空间H。

图3－34　金刚石型晶体结构中的两种间隙位置

由上所述，杂质原子进入半导体硅以后，只可能以两种方式存在：一种方式是杂质原子位于晶格原子间的间隙位置，常称为间隙式杂质；另一种方式是杂质原子取代晶格原子而位于晶格带处，常称为替位式杂质。事实上，杂质进入其他半导体材料中，也是以这两种方式存在的。如图3－35所示为硅晶体平面晶格中间隙式杂质和替位式杂质的示意图。图中A为间隙式杂质，B为替位式杂质。

图3－35　硅中的间隙式杂质和替位式杂质

间隙式杂质原子一般比较小，如离子锂（Li＋）的半径为0．068nm，是很小的，所以离子锂在硅、锗、砷化镓中是间隙式杂质。

一般形成替位式杂质时，要求替位式杂质原子的大小与被取代的晶格原子的大小比较相近，还要求它们的价电子壳层结构比较相近。如硅、锗是Ⅳ族元素，与Ⅲ、Ⅴ族元素的情况比较相近，所以Ⅲ、Ⅴ族元素在硅、锗晶体中都是替位式杂质。

单位体积中的杂质原子数称为杂质浓度，通常用它表示半导体晶体中杂质含量的多少。

2．施主杂质，施主能级

Ⅲ、Ⅴ族元素在硅、锗晶体中是替位式杂质。下面先以硅中掺磷（P）为例，讨论Ⅴ族杂质的作用。如图3－36所示，一个磷原子占据了硅原子的位置。磷原子有五个价电子，其中四个价电子与周围的四个硅原子形成共价键，还剩余一个价电子。同时磷原子所在处也多余一个正电荷＋q（硅原子去掉价电子有正电荷4q，磷原子去掉价电子有正电荷5q），称这个正电荷为正电中心磷离子（P＋）。所以磷原子替代硅原子后，其效果是形成一个正电中心P＋和一个多余的价电子。这个多余的价电子就束缚在正电中心P＋的周围。但是，这种束缚作用比共价键的束缚作用弱得多，只需很少的能量就可以使它挣脱束缚，成为导电电子在晶格中自由运动，这时磷原子就成为少了一个价电子的磷离子（P＋），它是一个不能移动的正电中心。上述电子脱离杂质原子的束缚成为导电电子的过程称为杂质电离。使这个多余的价电子挣脱束缚成为导电电子所需要的能量称为杂质电离能，用ΔED表示。实验测量表明，Ⅴ族杂质元素在硅、锗中的电离能很小，在硅中为0．04～0．05eV，在锗中约为0．01eV，比硅、锗的禁带宽度Eg小得多，如表3－2所示。

表3－2　硅、锗晶体中Ⅴ族杂质的电离能（单位：eV）

图3－36　硅中的施主杂质

Ⅴ族杂质在硅、锗中电离时，能够施放电子而产生导电电子并形成正电中心，称它们为施主杂质或N型杂质。它释放电子的过程称为施主电离。施主杂质未电离时是中性的，称为束缚态或种形态，电离后成为正电中心，称为离化态。

施主杂质的电离过程，可以用能带图表示，如图3－37所示。当电子得到能量ΔED后，就从施主的束缚态跃迁到导带成为导电电子，所以电子被束缚时的能量比导带底Ec低ΔED。将被施主杂质束缚的电子的能量状态称为施主能级，记为ED。因为ΔED≪Eg，所以施主能级位于离导带底很近的禁带中。一般情况下，施主杂质是比较少的，杂质原子间的相互作用可以忽略。因此，某一种杂质的施主能级是一些具有相同能量的孤立能级，在能带图中，施主能级用离导带底ED上画一个小黑点，表示被施主杂质束缚的电子，这时施主杂质处于束缚态。图中的箭头表示被束缚的电子得到能量ΔED后，从施主能级跃迁到导带成为导电电子的电离过程。在导带中画的小黑点表示进入导带中的电子，施主能级处画的⊕号表示施主杂质电离以后带正电荷。

在纯净半导体中掺入施主杂质，杂质电离以后，导带中的导电电子增多，增强了半导体的导电能力。通常把主要依靠导带电子导电的半导体称为电子型或N型半导体。

图3－37　施主能级和施主电离

3．受主杂质，受主能级

现在以硅晶体中掺入硼为例说明Ⅲ族杂质的作用。如图3－38所示，一个硼原子占据了硅原子的位置。硼原子有三个价电子，当它和周围的四个硅原子形成共价键时，还缺少一个电子，必须从别处的硅原子中夺取一个价电子，于是在硅晶体的共价键中产生了一个空穴。而硼原子接受一个电子后，成为带负电的硼离子（B－），称为负电中心。带负电的硼离子和带正电的空穴间有静电引力作用，所以这个空穴受到硼离子的束缚，在硼离子附近运动。不过，硼离子对这个空穴的束缚是很弱的，只需要很少的能量就可以使空穴挣脱束缚，成为在晶体的共价键中自由运动的导电空穴。而硼原子成为多了一个价电子的硼离子（B－），它是一个不能移动的负电中心。因为Ⅲ族杂质在硅、锗中能够接受电子而成为导电空穴，并形成负电中心，所以称它们为受主杂质或P型杂质。空穴挣脱受主杂质束缚的过程称为受主电离。受主杂质未电离时是中性的，称为束缚态或中性态。电离后成为负电中心，称为受主离化态。

图3－38　硅中的受主杂质

使空穴挣脱受主杂质束缚成为导电空穴所需要的能量，称为受主杂质的电离能，用ΔEA表示。实验测量表明，Ⅲ族杂质元素在硅、锗中的电离能很小。在硅中为0．045～0．65eV［但铟（In）在硅中的电离能为0．16eV，是一个例外］。在锗中约为0．01eV，比硅、锗晶体的禁带宽度小得多。表3－3为Ⅲ族杂质在硅、锗中的电离能的测量值。

表3－3　硅、锗晶体中Ⅲ族杂质的电离能（单位：eV）

受主杂质的电离过程也可以在能带图中表示出来，如图3－39所示。当空穴得到能量ΔEA后，就从受主的束缚态跃迁到价带成为导电空穴，因为在能带图上表示空穴的能量是越向下越高，所以空穴被受主杂质束缚时的能量比价带顶Ev低ΔEA。把被受主杂质所束缚的空穴的能量状态称为受主能级，记为EA。因为ΔEA≪Eg，所以受主能级位于离价带顶很近的禁带中。一般情况下，受主能级也是孤立能级，在能带图中，受主能级用离价带顶Ev为ΔEA处的短线段表示，每一条短线段对应一个受主杂质原子。在受主能级EA上画一个小圆圈，表示进入价带的空穴，受主能级处画的Θ号表示受主杂质电离以后带负电荷。

当然，受主电离过程实际上是电子的运动，是价带中的电子得到能量ΔEA后，跃迁到受主能级上，和束缚在受主能级上的空穴复合，并在价带中产生了一个可以自由运动的导电空穴，同时也就形成一个不可移动的受主离子。

纯净半导体中掺入受主杂质后，受主杂质电离使价带中的导电空穴增多，增强了半导体的导电能力，通常把主要依靠空穴导电的半导体称为空穴型或P型半导体。

图3－39　受主能级和受主电离

综上所述，Ⅲ、Ⅴ族元素在硅、锗晶体中分别是受主和施主杂质，它们在禁带中引入能级：受主能级比价带顶高ΔEA，施主能级则比导带底低ΔED。这些杂质可以处于两种状态，即未电离的中性态或束缚态以及电离后的离化态。当它们处于离化态时，受主杂质向价带提供空穴而成为负电中心，施主杂质向导带提供电子而成为正电中心。实验表明，硅、锗中的Ⅲ、Ⅴ族杂质的电离能都很小，所以受主能级很接近于价带顶，施主能级很接近于导带底。通常将这些杂质能级称为浅能级，将产生浅能级的杂质称为浅能级杂质。在室温下，晶格原子热振动的能量会传递给电子，可使硅、锗中的Ⅲ、Ⅴ族杂质几乎全部离化。